本申请公开了一种选通移位寄存器和使用该选通移位寄存器的显示装置。该选通移位寄存器包括接收多个选通移位时钟并顺序地输出扫描脉冲的多个级。所述多个级的第k级包括:扫描方向控制器,其用来响应于通过第一输入端子和第二输入端子输入的前级的进位信号以及通过第三输入端子和第四输入端子输入的后级的进位信号来变换扫描脉冲的移位方向;节点控制器,其用来控制Q1节点、Q2节点、QB1节点和QB2节点中的每一个的充电和放电操作;浮置防止单元,其用来基于QB1节点或QB2节点的电压来将低电位电压施加到放电TFT的栅极;以及输出单元,其用来输出第一扫描脉冲和第二扫描脉冲。
1.一种选通移位寄存器,该选通移位寄存器包括:多个级,该多个级被配置为接收多个选通移位时钟并顺序地输出扫描脉冲,其中,所述多个级的第k级包括:扫描方向控制器,其被配置为响应于通过第一输入端子和第二输入端子输入的前级的进位信号和通过第三输入端子和第四输入端子输入的后级的进位信号来变换所述扫描脉冲的移位方向;其特征在于,所述多个级的第k级还包括:节点控制器,其被配置为控制Q1节点、Q2节点、QB1节点和QB2节点中的每一个的充电和放电操作,所述节点控制器包括放电薄膜晶体管TFT,该放电薄膜晶体管TFT被配置为响应于移位方向变换信号来将所述QB1节点或所述QB2节点放电为低电位电压;浮置防止单元,其被配置为基于所述QB1节点或所述QB2节点的电压来将所述低电位电压施加到所述放电TFT的栅极;以及输出单元,其被配置为基于所述Q1节点、Q2节点、QB1节点和QB2节点的电压来通过第一输出节点输出第一扫描脉冲并通过第二输出节点输出第二扫描脉冲。
2.根据权利要求1所述的选通移位寄存器,其中,所述放电TFT包括连接在所述QB1节点与所述低电位电压的输入端子之间的第一放电TFT以及连接在所述QB2节点与所述低电位电压的输入端子之间的第二放电TFT,其中,所述浮置防止单元包括:第一浮置防止TFT,其被配置为基于所述QB1节点的电压接通或切断所述第一放电TFT的栅极与所述低电位电压的所述输入端子之间的电流通路;以及第二浮置防止TFT,其被配置为基于所述QB2节点的电压接通或切断所述第二放电TFT的栅极与所述低电位电压的所述输入端子之间的电流通路。
3.根据权利要求2所述的选通移位寄存器,其中,所述第k级还包括劣化防止强化单元,该劣化防止强化单元被配置为基于所述第一输出节点或所述第二输出节点的电压将所述低电位电压施加到所述放电TFT的所述栅极。
4.根据权利要求3所述的选通移位寄存器,其中,所述劣化防止强化单元包括:第一强化TFT,其被配置为基于所述第一输出节点的电压接通或切断所述第一放电TFT的所述栅极与所述低电位电压的所述输入端子之间的电流通路;以及第二强化TFT,其被配置为基于所述第二输出节点的电压接通或切断所述第二放电TFT的所述栅极与所述低电位电压的所述输入端子之间的电流通路。
5.根据权利要求1所述的选通移位寄存器,其中,所述多个选通移位时钟中的每一个具有三个水平周期的脉冲宽度,并被生成为每一个水平周期相位被移位的6相位周期时钟,其中,在两个水平周期期间所述多个选通移位时钟中的相邻选通移位时钟彼此交叠。
6.根据权利要求5所述的选通移位寄存器,其中,所述第一扫描脉冲被提供至第一扫描线,并同时用作第一进位信号,其中,所述第二扫描脉冲被提供至第二扫描线,并同时用作第二进位信号,其中,所述第一输入端子连接到第(k-2)级的第二输出节点,所述第二输入端子连接到第(k-1)级的第一输出节点,所述第三输入端子连接到第(k+1)级的第二输出节点,并且所述第四输入端子连接到第(k+2)级的第一输出节点。
7.根据权利要求6所述的选通移位寄存器,其中,所述扫描方向控制器包括:第一前向TFT,其被配置为响应于通过所述第一输入端子输入的所述第(k-2)级的第二进位信号来将前向驱动电压施加到所述Q1节点;第二前向TFT,其被配置为响应于通过所述第二输入端子输入的所述第(k-1)级的第一进位信号来将所述前向驱动电压施加到所述Q2节点;第三前向TFT,其被配置为响应于通过所述第一输入端子输入的所述第(k-2)级的所述第二进位信号来将所述前向驱动电压施加到所述放电TFT的所述栅极,作为所述移位方向变换信号;第一反向TFT,其被配置为响应于通过所述第三输入端子输入的所述第(k+1)级的第二进位信号来将反向驱动电压施加到所述Q1节点;第二反向TFT,其被配置为响应于通过所述第四输入端子输入的所述第(k+2)级的第一进位信号来将所述反向驱动电压施加到所述Q2节点;以及第三反向TFT,其被配置为响应于通过所述第四输入端子输入的所述第(k+2)级的所述第一进位信号来将所述反向驱动电压施加到所述放电TFT的所述栅极,作为所述移位方向变换信号。
8.根据权利要求7所述的选通移位寄存器,其中,在所述第一扫描脉冲之后生成所述第二扫描脉冲的前向移位模式中,输入到所述第一输入端子和所述第二输入端子的进位信号用作指示所述Q1节点或所述Q2节点的充电时间的开始信号,输入到所述第三输入端子和所述第四输入端子的进位信号用作指示所述Q1节点或所述Q2节点的放电时间的重置信号,其中,在所述第二扫描脉冲之后生成所述第一扫描脉冲的反向移位模式中,输入到所述第三输入端子和所述第四输入端子的进位信号用作指示所述Q1节点或所述Q2节点的充电时间的开始信号,输入到所述第一输入端子和第二输入端子的进位信号用作指示所述Q1节点或所述Q2节点的放电时间的重置信号。
9.根据权利要求2所述的选通移位寄存器,其中,在奇数帧期间按照与所述Q1节点和所述Q2节点相反的方式对所述QB1节点充电和放电,并在偶数帧期间将所述QB1节点保持为放电状态,其中,在偶数帧期间按照与所述Q1节点和所述Q2节点相反的方式对所述QB2节点充电和放电,并在奇数帧期间将所述QB2节点保持为放电状态。
10.一种显示装置,该显示装置包括:显示板,该显示板包括彼此交叉的数据线和扫描线以及按照矩阵形式设置的多个像素;数据驱动电路,其被配置为将数据电压提供至所述数据线;以及扫描驱动电路,其被配置为顺序地将扫描脉冲提供至所述扫描线,所述扫描驱动电路包括多个级,该多个级接收相位被顺序地移位的多个选通移位时钟,并且该多个级彼此级联,其中,所述多个级的第k级包括:扫描方向控制器,其被配置为响应于通过第一输入端子和第二输入端子输入的前级的进位信号以及通过第三输入端子和第四输入端子输入的后级的进位信号来变换所述扫描脉冲的移位方向;其特征在于,所述多个级的第k级还包括:节点控制器,其被配置为控制Q1节点、Q2节点、QB1节点和QB2节点中的每一个的充电和放电操作,所述节点控制器包括放电薄膜晶体管TFT,该放电薄膜晶体管TFT被配置为响应于移位方向变换信号来将所述QB1节点或所述QB2节点放电为低电位电压;浮置防止单元,其被配置为基于所述QB1节点或所述QB2节点的电压来将所述低电位电压施加到所述放电TFT的栅极;以及输出单元,其被配置为基于所述Q1节点、Q2节点、QB1节点和QB2节点的电压来通过第一输出节点输出第一扫描脉冲并通过第二输出节点输出第二扫描脉冲。
11.根据权利要求10所述的显示装置,其中,所述放电TFT包括连接在所述QB1节点与所述低电位电压的输入端子之间的第一放电TFT以及连接在所述QB2节点与所述低电位电压的所述输入端子之间的第二放电TFT,其中,所述浮置防止单元包括:第一浮置防止TFT,其被配置为基于所述QB1节点的电压接通或切断所述第一放电TFT的栅极与所述低电位电压的所述输入端子之间的电流通路;以及第二浮置防止TFT,其被配置为基于所述QB2节点的电压接通或切断所述第二放电TFT的栅极与所述低电位电压的所述输入端子之间的电流通路。
12.根据权利要求11所述的显示装置,其中,所述第k级还包括劣化防止强化单元,该劣化防止强化单元被配置为基于所述第一输出节点或所述第二输出节点的电压来将所述低电位电压施加到所述放电TFT的所述栅极。
13.根据权利要求12所述的显示装置,其中,所述劣化防止强化单元包括:第一强化TFT,其被配置为基于所述第一输出节点的电压接通或切断所述第一放电TFT的所述栅极与所述低电位电压的所述输入端子之间的电流通路;以及第二强化TFT,其被配置为基于所述第二输出节点的电压接通或切断所述第二放电TFT的所述栅极与所述低电位电压的所述输入端子之间的电流通路。
14.根据权利要求10所述的显示装置,其中,所述多个选通移位时钟中的每一个具有三个水平周期的脉冲宽度,并被生成为每一个水平周期相位被移位的6相位周期时钟,其中,在两个水平周期期间所述多个选通移位时钟中的相邻选通移位时钟彼此交叠。
15.根据权利要求14所述的显示装置,其中,所述第一扫描脉冲被提供至第一扫描线,并同时用作第一进位信号,其中,所述第二扫描脉冲被提供至第二扫描线,并同时用作第二进位信号,其中,所述第一输入端子连接到第(k-2)级的第二输出节点,所述第二输入端子连接到第(k-1)级的第一输出节点,所述第三输入端子连接到第(k+1)级的第二输出节点,并且所述第四输入端子连接到第(k+2)级的第一输出节点。
16.根据权利要求15所述的显示装置,其中,所述扫描方向控制器包括:第一前向TFT,其被配置为响应于通过所述第一输入端子输入的所述第(k-2)级的第二进位信号来将前向驱动电压施加到所述Q1节点;第二前向TFT,其被配置为响应于通过所述第二输入端子输入的所述第(k-1)级的第一进位信号来将所述前向驱动电压施加到所述Q2节点;第三前向TFT,其被配置为响应于通过所述第一输入端子输入的所述第(k-2)级的所述第二进位信号来将所述前向驱动电压施加到所述放电TFT的所述栅极,作为所述移位方向变换信号;第一反向TFT,其被配置为响应于通过所述第三输入端子输入的所述第(k+1)级的第二进位信号来将反向驱动电压施加到所述Q1节点;第二反向TFT,其被配置为响应于通过所述第四输入端子输入的所述第(k+2)级的第一进位信号来将所述反向驱动电压施加到所述Q2节点;以及第三反向TFT,其被配置为响应于通过所述第四输入端子输入的所述第(k+2)级的所述第一进位信号来将所述反向驱动电压施加到所述放电TFT的所述栅极,作为所述移位方向变换信号。
17.根据权利要求16所述的显示装置,其中,在所述第一扫描脉冲之后生成所述第二扫描脉冲的前向移位模式中,输入到所述第一输入端子和所述第二输入端子的进位信号用作指示所述Q1节点或所述Q2节点的充电时间的开始信号,输入到所述第三输入端子和所述第四输入端子的进位信号用作指示所述Q1节点或所述Q2节点的放电时间的重置信号,其中,在所述第二扫描脉冲之后生成所述第一扫描脉冲的反向移位模式中,输入到所述第三输入端子和所述第四输入端子的进位信号用作指示所述Q1节点或所述Q2节点的充电时间的开始信号,输入到所述第一输入端子和第二输入端子的进位信号用作指示所述Q1节点或所述Q2节点的放电时间的重置信号。
18.根据权利要求11所述的显示装置,其中,在奇数帧期间按照与所述Q1节点和所述Q2节点相反的方式对所述QB1节点充电和放电,并在偶数帧期间将所述QB1节点保持为放电状态,其中,在偶数帧期间按照与所述Q1节点和所述Q2节点相反的方式对所述QB2节点充电和放电,并在奇数帧期间将所述QB2节点保持为放电状态。技术领域
本发明的示例性实施方式涉及选通移位寄存器和使用该选通移位寄存器的显示装置。
背景技术
能够减小阴极射线管的重量和尺寸的各种平板显示器已被开发并投放市场。一般来说,平板显示器的扫描驱动电路使用选通移位寄存器顺序地向扫描线提供扫描脉冲。扫描驱动电路的选通移位寄存器包括多个级,各个级包括多个薄膜晶体管(TFT:thinxa0filmxa0transistor)。这些级彼此级联并顺序地生成输出。各个级包括用于控制上拉(pull-up)晶体管的Q节点和用于控制下拉(pull-down)晶体管的Qbar(QB)节点。此外,该多个级中的每一个包括多个开关电路,这些开关电路用于响应于从前一级输入的进位信号、从下一级输入的进位信号以及时钟来将Q节点和QB节点充电和放电到预定的电压。这种现有技术的选通移位寄存器仅在一个方向(即,仅在从位于最上侧的级到位于最下侧的级的方向)上生成扫描脉冲。因而,不能将该现有技术的选通移位寄存器应用于各种显示装置,例如,不能应用于在从显示板的最下扫描线到最上扫描线的方向上顺序显示图像的显示装置。现有技术的选通移位寄存器不满足显示装置公司的各种需求。因此,近来已提出能够执行双向移位操作的双向选通移位寄存器。该双向选通移位寄存器包括双向控制电路并按照前向移位模式或反向移位模式操作。但是,双向选通移位寄存器因为添加到单向选通移位寄存器的双向控制电路而导致多个问题。因为在将移位方向变换信号施加到连接在各级中的QB节点与低电位电压的输入端子之间的放电TFT后双向控制电路被浮置(float),所以放电TFT的栅极被浮置。在选通移位寄存器的操作期间在放电TFT的浮置栅极中积聚泄漏电荷,因而,放电TFT的栅极与源极之间的电压超过阈值电压。结果,必须保持为截止状态的放电TFT被不正常地导通。在该情况下,在该级的输出信号必须保持在低电平的时段期间,不将QB节点充电为能够导通下拉晶体管的电压电平,结果,输出信号不被保持为选通低电平,并且输出信号逐渐增大。此外,因为由泄漏电荷产生的栅偏压应力(gate-biasxa0stress)而导致放电TFT的劣化加速,并且选通移位寄存器的寿命缩短。
发明内容
本发明的示例性实施方式提供能够防止放电薄膜晶体管(TFT)的浮置和劣化并且使各级的输出稳定的选通移位寄存器和使用该选通移位寄存器的显示装置,该放电TFT连接在各级中的QB节点与低电位电压的输入端子之间,并响应于移位方向变换信号来进行操作。在一个方面中,提供一种选通移位寄存器,该选通移位寄存器包括被配置为接收多个选通移位时钟并顺序地输出扫描脉冲的多个级,其中,所述多个级的第k级包括:扫描方向控制器,其被配置为响应于通过第一输入端子和第二输入端子输入的前级的进位信号和通过第三输入端子和第四输入端子输入的后级的进位信号来变换扫描脉冲的移位方向;节点控制器,其被配置为控制Q1节点、Q2节点、QB1节点和QB2节点中的每一个的充电和放电操作,该节点控制器包括放电薄膜晶体管(TFT),该放电薄膜晶体管(TFT)被配置为响应于移位方向变换信号来将QB1节点或QB2节点放电为低电位电压;浮置防止单元,其被配置为基于QB1节点或QB2节点的电压来将低电位电压施加到放电TFT的栅极;以及输出单元,其被配置为基于Q1节点、Q2节点、QB1节点和QB2节点的电压来通过第一输出节点输出第一扫描脉冲并通过第二输出节点输出第二扫描脉冲。放电TFT包括连接在QB1节点与低电位电压的输入端子之间的第一放电TFT以及连接在QB2节点与低电位电压的输入端子之间的第二放电TFT。浮置防止单元包括:第一浮置防止TFT,其被配置为基于QB1节点的电压来接通或切断第一放电TFT的栅极与低电位电压的输入端子之间的电流通路;以及第二浮置防止TFT,其被配置为基于QB2节点的电压来接通或切断第二放电TFT的栅极与低电位电压的输入端子之间的电流通路。该第k级还包括劣化防止强化单元,该劣化防止强化单元被配置为基于第一输出节点或第二输出节点的电压来将低电位电压施加到放电TFT的栅极。该劣化防止强化单元包括:第一强化TFT,其被配置为基于第一输出节点的电压来接通或切断第一放电TFT的栅极与低电位电压的输入端子之间的电流通路;以及第二强化TFT,其被配置为基于第二输出节点的电压来接通或切断第二放电TFT的栅极与低电位电压的输入端子之间的电流通路。多个选通移位时钟中的每一个具有3个水平周期的脉冲宽度,并被生成为每一个水平周期相位被移位的6相位周期时钟。在两个水平周期期间,多个选通移位时钟的相邻选通移位时钟彼此交叠。将第一扫描脉冲供应至第一扫描线,并同时用作第一进位信号。将第二扫描脉冲供应至第二扫描线,并同时用作第二进位信号。将第一输入端子连接到第(k-2)级的第二输出节点,将第二输入端子连接到第(k-1)级的第一输出节点,将第三输入端子连接到第(k+1)级的第二输出节点,并且将第四输入端子连接到第(k+2)级的第一输出节点。该扫描方向控制器包括:第一前向TFT,其被配置为响应于通过第一输入端子输入的第(k-2)级的第二进位信号来将前向驱动电压施加到Q1节点;第二前向TFT,其被配置为响应于通过第二输入端子输入的第(k-1)级的第一进位信号来将前向驱动电压施加到Q2节点;第三前向TFT,其被配置为响应于通过第一输入端子输入的第(k-2)级的第二进位信号来将前向驱动电压施加到放电TFT的栅极,作为移位方向变换信号;第一反向TFT,其被配置为响应于通过第三输入端子输入的第(k+1)级的第二进位信号来将反向驱动电压施加到Q1节点;第二反向TFT,其被配置为响应于通过第四输入端子输入的第(k+2)级的第一进位信号来将反向驱动电压施加到Q2节点;以及第三反向TFT,其被配置为响应于通过第四输入端子输入的第(k+2)级的第一进位信号来将反向驱动电压施加到放电TFT的栅极,作为移位方向变换信号。在第一扫描脉冲之后生成第二扫描脉冲的前向移位模式中,输入到第一输入端子和第二输入端子的进位信号用作指示Q1节点或Q2节点的充电时间的开始信号,输入到第三输入端子和第四输入端子的进位信号用作指示Q1节点或Q2节点的放电时间的重置信号。在第二扫描脉冲之后生成第一扫描脉冲的反向移位模式中,输入到第三输入端子和第四输入端子的进位信号用作指示Q1节点或Q2节点的充电时间的开始信号,输入到第一输入端子和第二输入端子的进位信号用作指示Q1节点或Q2节点的放电时间的重置信号。在奇数帧期间按照与Q1节点和Q2节点相反的方式对QB1节点充电和放电,并在偶数帧期间将QB1节点保持在放电状态。在偶数帧期间按照与Q1节点和Q2节点相反的方式对QB2节点充电和放电,并在奇数帧期间将QB2节点保持在放电状态。在另一方面中,提供了一种显示装置,该显示装置包括:显示板,该显示板包括彼此交叉的数据线和扫描线以及按照矩阵形式设置的多个像素;数据驱动电路,其被配置为将数据电压提供至所述数据线;以及扫描驱动电路,其被配置为顺序地将扫描脉冲提供至所述扫描线。扫描驱动电路包括多个级,该多个级接收相位被顺序地移位的多个选通移位时钟并且该多个级彼此级联。该多个级的第k级包括:扫描方向控制器,其被配置为响应于通过第一输入端子和第二输入端子输入的前级的进位信号和通过第三输入端子和第四输入端子输入的后级的进位信号来变换扫描脉冲的移位方向;节点控制器,其被配置为控制Q1节点、Q2节点、QB1节点和QB2节点中的每一个的充电和放电操作,该节点控制器包括放电薄膜晶体管(TFT),该放电薄膜晶体管(TFT)被配置为响应于移位方向变换信号来将QB1节点或QB2节点放电为低电位电压;浮置防止单元,其被配置为基于QB1节点或QB2节点的电压将低电位电压施加到放电TFT的栅极;以及输出单元,其被配置为基于Q1节点、Q2节点、QB1节点和QB2节点的电压来通过第一输出节点输出第一扫描脉冲并通过第二输出节点输出第二扫描脉冲。
附图说明
附图被包括进来以提供对本发明的进一步理解,并结合到本申请中且构成本申请的一部分,附图示出了本发明的实施方式,并与说明书一起用于解释本发明的原理。在附图中:图1示意性地例示根据本发明示例性实施方式的选通移位寄存器的结构;图2例示第k级的示例性电路结构;图3例示在前向移位操作期间第k级的输入信号和输出信号;图4例示在反向移位操作期间第k级的输入信号和输出信号;图5例示将图2所示的第二节点的电压保持为选通低电压的仿真结果;图6例示第k级的另一示例性电路结构;图7例示将图6所示的第二节点的电压保持为选通低电压的仿真结果;图8是示意性例示根据本发明示例性实施方式的显示装置的框图;以及图9是例示图8所示的电平移位器的输入信号和输出信号的波形图。
具体实施方式
下面将参照附图来更全面地描述本发明,在附图中示出了本发明的示例实施方式。但是,可以按照许多不同的形式来实现本发明,而不应当将本发明理解为限于本文阐述的实施方式。在整个说明书中相似的标号指示相似的元件。在下面的描述中,如果确定对与本发明相关的已知功能或结构的详细描述使本发明的主题不清楚,则省略该详细的描述。在下面的描述中使用的元件的名称是基于说明书准备的方便而选择的,因而,元件的名称可以与实际产品中使用的元件的名称不同。图1示意性地例示根据本发明示例性实施方式的选通移位寄存器的结构。如图1所示,根据本发明示例性实施方式的选通移位寄存器包括多个级联的级STG1至STGn以及至少两个虚拟级(dummyxa0stage)DT0和DT(n+1)。级STG1至STGn中的每一个具有两个输出通道并输出两个扫描脉冲。将扫描脉冲施加到显示装置的扫描线,并同时将扫描脉冲用作传送到前级和后级的进位信号。在下面的描述中,前级是指位于基准级上方的级,例如,基于第k级STG(k)的第(k-1)级STG(k-1)到第一虚拟级DT0中的一个级,其中k为1Voutn2。在前向移位模式中,级STG1至STGn中的每一个响应于作为开始信号的施加于第一输入端子VST1和第二输入端子VST2的两个不同的前级的进位信号以及作为重置信号的施加于第三输入端子VNT1和第四输入端子VNT2的两个不同的后级的进位信号来进行操作。在前向移位模式中,将来自外部(即,定时控制器)的前向选通开始脉冲施加于第一级STG1的第一输入端子VST1和第二输入端子VST2。在反向移位模式中,级STG1至STGn按照前向移位模式中的第n级STGn至第一级STG1的顺序经由第k级STG(k)输出扫描脉冲Voutn2--->Vout11。在反向移位模式中,级STG1至STGn中的每一个响应于作为重置信号的施加于第一输入端子VST1和第二输入端子VST2的两个不同的前级的进位信号以及作为开始信号的施加于第三输入端子VNT1和第四输入端子VNT2的两个不同的后级的进位信号来进行操作。在反向移位模式中,将来自外部的反向选通开始脉冲施加于第n级STGn的第三输入端子VNT1和第四输入端子VNT2。选通移位寄存器输出彼此交叠预定时段的扫描脉冲Vout11至Voutn2。为此,将彼此交叠预定时段并顺序延迟的i相位选通移位时钟的两个选通移位时钟输入到级STG1至STGn中的每一个,其中i是正整数。优选的是,选通移位时钟被实现为6相位或更多相位的选通移位时钟,以保证有足够的充电时间进行等于或大于240Hz的高速驱动。6相位选通移位时钟CLK1至CLK6中的每一个具有三个水平周期的脉冲宽度并且在每一个水平周期被移位。此外,6相位选通移位时钟CLK1至CLK6的相邻选通移位时钟在两个水平周期期间彼此交叠。下面详细地描述6相位选通移位时钟CLK1至CLK6。6相位选通移位时钟CLK1至CLK6在选通高电压VGH和选通低电压VGL之间摆动。如图3和图4所示,每个预定时段在选通高电压VGH和选通低电压VGL之间具有180°的相位差并且在相反方向上摆动的交流(AC)驱动电压VDD_E和VDD_O被供应给级STG1至STGn。此外,地电平电压GND或与选通低电压VGL相同电平的低电位电压VSS被供应给级STG1至STGn。如图3所示,在前向移位模式中,与选通高电压VGH相同电平的前向驱动电压VDDxa0F以及与选通低电压VGL相同电平的反向驱动电压VDD_R被供应给级STG1至STGn。如图4所示,在反向移位模式中,与选通高电压VGH相同电平的反向驱动电压VDD_R以及与选通低电压VGL相同电平的前向驱动电压VDD_F被供应给级STG1至STGn。选通高电压VGH被设置为等于或大于在显示装置的TFT阵列中形成的薄膜晶体管(TFT)的阈值电压的电压,并且选通低电压VGL被设置为小于在显示装置的TFT阵列中形成的TFT的阈值电压的电压。选通高电压VGH可以被设置为大约20V至30V,而选通低电压VGL可以设置为大约-5V。图2例示第k级STG(k)的示例性电路结构。其它级各自具有与第k级STG(k)大致相同的电路结构。如图2所示,6相位选通移位时钟CLK1至CLK6中的两个相邻的生成的选通移位时钟CLKxa0A和CLKxa0B被输入到第k级STG(k)的时钟端子。第k级STG(k)包括:初始化单元10,其用来响应于帧重置信号VRST初始化Q1节点和Q2节点;扫描方向控制器20,其用来响应于通过第一输入端子VST1和第二输入端子VST2输入的前级的进位信号以及通过第三输入端子VNT1和第四输入端子VNT2输入的后级的进位信号来变换扫描方向;节点控制器30,其用来控制Q1节点、Q2节点、QB1节点和QB2节点的充电和放电操作;浮置防止单元40,其用来防止基于第二节点N2的电压所控制的放电TFT的浮置;以及输出单元50,其用来基于Q1节点、Q2节点、QB1节点和QB2节点的电压来输出两个扫描脉冲Vout(k1)和Vout(k2)。初始化单元10包括第一重置TFTxa0Trt1和第二重置TFTxa0Trt2。第一重置TFTxa0Trt1响应于帧重置信号VRST来将Q1节点初始化为低电位电压VSS。低电位电压VSS可以被设置为地电平电压GND或选通低电压VGL。第一重置TFTxa0Trt1的栅极连接到帧重置信号VRST的输入端子,第一重置TFTxa0Trt1的漏极连接到Q1节点,而第一重置TFTxa0Trt1的源极连接到低电位电压VSS的输入端子。第二重置TFTxa0Trt2响应于帧重置信号VRST来将Q2节点初始化为低电位电压VSS。第二重置TFTxa0Trt2的栅极连接到帧重置信号VRST的输入端子,第二重置TFTxa0Trt2的漏极连接到Q2节点,而第二重置TFTxa0Trt2的源极连接到低电位电压VSS的输入端子。扫描方向控制器20包括第一前向TFTxa0TF1至第三前向TFTxa0TF3以及第一反向TFTxa0TR1至第三反向TFTxa0TR3。第一前向TFTxa0TFxa01响应于通过第一输入端子VST1输入的第(k-2)级STG(k-2)的第二进位信号Vout(k-2)2来将前向驱动电压VDD_F施加于Q1节点。第一前向TFTxa0TF1的栅极连接到第一输入端子VST1,第一前向TFTTF1的漏极连接到前向驱动电压VDD_F的输入端子,而第一前向TFTxa0TF1的源极连接到Q1节点。第一反向TFTxa0TR1响应于通过第三输入端子VNT1输入的第(k+1)级STG(k+1)的第二进位信号Vout(k+1)2来将反向驱动电压VDD_R施加于Q1节点。第一反向TFTxa0TR1的栅极连接到第三输入端子VNT1,第一反向TFTxa0TR1的漏极连接到反向驱动电压VDD_R的输入端子,而第一反向TFTxa0TR1的源极连接到Q1节点。第二前向TFTxa0TF2响应于通过第二输入端子VST2输入的第(k-1)级STG(k-1)的第一进位信号Vout(k-1)1来将前向驱动电压VDD_F施加于Q2节点。第二前向TFTTF2的栅极连接到第二输入端子VST2,第二前向TFTxa0TF2的漏极连接到前向驱动电压VDD_F的输入端子,而第二前向TFTxa0TF2的源极连接到Q2节点。第二反向TFTTR2响应于通过第四输入端子VNT2输入的第(k+2)级STG(k+2)的第一进位信号Vout(k+2)1来将反向驱动电压VDD_R施加于Q2节点。第二反向TFTxa0TR2的栅极连接到第四输入端子VNT2,第二反向TFTxa0TR2的漏极连接到反向驱动电压VDD_R的输入端子,而第二反向TFTxa0TR2的源极连接到Q2节点。第三前向TFTxa0TF3响应于通过第一输入端子VST1输入的第(k-2)级STG(k-2)的第二进位信号Vout(k-2)2来将前向驱动电压VDD_F施加于第二节点N2。第三前向TFTxa0TF3的栅极连接到第一输入端子VST1,第三前向TFTxa0TF3的漏极连接到前向驱动电压VDD_F的输入端子,而第三前向TFTxa0TF3的源极连接到第二节点N2。第三反向TFTxa0TR3响应于通过第四输入端子VNT2输入的第(k+2)级STG(k+2)的第一进位信号Vout(k+2)1来将反向驱动电压VDD_R施加于第二节点N2。第三反向TFTxa0TR3的栅极连接到第四输入端子VNT2,第三反向TFTxa0TR3的漏极连接到反向驱动电压VDD_R的输入端子,而第三反向TFTxa0TR3的源极连接到第二节点N2。节点控制器30包括:第一TFTxa0T1和第二TFTxa0T2,其用于控制Q1节点;第九TFTxa0T9和第十TFTxa0T10,其用于控制Q2节点;第三TFTxa0T3至第八TFTxa0T8,其用于控制QB1节点;以及第十一TFTxa0T11至第十六TFTxa0T16,其用于控制QB2节点。第七TFTxa0T7用作对QB1节点进行放电的放电TFT,并且第十五TFTxa0T15用作对QB2节点进行放电的放电TFT。因为QB1节点和QB2节点在每一预定时段(例如帧周期)被交替激活,所以第七TFTxa0T7和第十五TFTxa0T15的操作劣化降低一半。第一TFTxa0T1基于QB2节点的电压将Q1节点放电至低电位电压VSS。第一TFTT1的栅极连接到QB2节点,第一TFTxa0T1的漏极连接到Q1节点,而第一TFTxa0T1的源极连接到低电位电压VSS的输入端子。第二TFTxa0T2基于QB1节点的电压将Q1节点放电至低电位电压VSS。第二TFTxa0T2的栅极连接到QB1节点,第二TFTxa0T2的漏极连接到Q1节点,而第二TFTxa0T2的源极连接到低电位电压VSS的输入端子。第九TFTxa0T9基于QB1节点的电压将Q2节点放电至低电位电压VSS。第九TFTT9的栅极连接到QB1节点,第九TFTxa0T9的漏极连接到Q2节点,而第九TFTxa0T9的源极连接到低电位电压VSS的输入端子。第十TFTxa0T10基于QB2节点的电压将Q2节点放电至低电位电压VSS。第十TFTxa0T10的栅极连接到QB2节点,第十TFTxa0T10的漏极连接到Q2节点,而第十TFTxa0T10的源极连接到低电位电压VSS的输入端子。第三TFTxa0T3被二极管连接并将奇数(odd)AC驱动电压VDD_O施加到第一节点N1。第三TFTxa0T3的栅极和漏极连接到奇数AC驱动电压VDD_O的输入端子,而第三TFTxa0T3的源极连接到第一节点N1。第四TFTxa0T4基于Q1节点的电压接通或切断第一节点N1与低电位电压VSS的输入端子之间的电流通路。第四TFTxa0T4的栅极连接到Q1节点,第四TFTxa0T4的漏极连接到第一节点N1,而第四TFTxa0T4的源极连接到低电位电压VSS的输入端子。第五TFTxa0T5基于Q1节点的电压将QB1节点放电至低电位电压VSS。第五TFTxa0T5的栅极连接到Q1节点,第五TFTxa0T5的漏极连接到QB1节点,而第五TFTxa0T5的源极连接到低电位电压VSS的输入端子。第六TFTxa0T6基于第一节点N1的电压将QB1节点充电至奇数AC驱动电压VDDxa0O。第六TFTxa0T6的栅极连接到第一节点N1,第六TFTxa0T6的漏极连接到奇数AC驱动电压VDDxa0O的输入端子,而第六TFTxa0T6的源极连接到QB1节点。第七TFTxa0T7基于第二节点N2的电压将QB1节点放电至低电位电压VSS。第七TFTxa0T7的栅极连接到第二节点N2,第七TFTxa0T7的漏极连接到QB1节点,而第七TFTxa0T7的源极连接到低电位电压VSS的输入端子。第八TFTxa0T8基于Q2节点的电压接通或切断第一节点N1与低电位电压VSS的输入端子之间的电流通路。第八TFTxa0T8的栅极连接到Q2节点,第八TFTxa0T8的漏极连接到第一节点N1,而第八TFTxa0T8的源极连接到低电位电压VSS的输入端子。第十一TFTxa0T11被二极管连接并将偶数(even)AC驱动电压VDD_E施加至第三节点N3。第十一TFTxa0T11的栅极和漏极连接到偶数AC驱动电压VDD_E的输入端子,而第十一TFTxa0T11的源极连接到第三节点N3。第十二TFTxa0T12基于Q2节点的电压接通或切断第三节点N3与低电位电压VSS的输入端子之间的电流通路。第十二TFTxa0T12的栅极连接到Q2节点,第十二TFTxa0T12的漏极连接到第三节点N3,而第十二TFTxa0T12的源极连接到低电位电压VSS的输入端子。第十三TFTxa0T13基于Q2节点的电压将QB2节点放电至低电位电压VSS。第十三TFTxa0T13的栅极连接到Q2节点,第十三TFTxa0T13的漏极连接到QB2节点,而第十三TFTxa0T13的源极连接到低电位电压VSS的输入端子。第十四TFTxa0T14基于第三节点N3的电压将QB2节点充电至偶数AC驱动电压VDD_E。第十四TFTxa0T14的栅极连接到第三节点N3,第十四TFTxa0T14的漏极连接到偶数AC驱动电压VDD_E的输入端子,而第十四TFTxa0T14的源极连接到QB2节点。第十五TFTxa0T15基于第二节点N2的电压将QB2节点放电至低电位电压VSS。第十五TFTxa0T15的栅极连接到第二节点N2,第十五TFTxa0T15的漏极连接到QB2节点,而第十五TFTxa0T15的源极连接到低电位电压VSS的输入端子。第十六TFTxa0T16基于Q1节点的电压接通或切断第三节点N3与低电位电压VSS的输入端子之间的电流通路。第十六TFTxa0T16的栅极连接到Q1节点,第十六TFTxa0T16的漏极连接到第三节点N3,而第十六TFTxa0T16的源极连接到低电位电压VSS的输入端子。浮置防止单元40包括第一浮置防止TFTxa0TH1和第二浮置防止TFTxa0TH2。第一浮置防止TFTxa0TH1基于QB1节点的电压接通或切断第二节点N2与低电位电压VSS的输入端子之间的电流通路。第一浮置防止TFTxa0TH1的栅极连接到QB1节点,第一浮置防止TFTxa0TH1的漏极连接到第二节点N2,而第一浮置防止TFTxa0TH1的源极连接到低电位电压VSS的输入端子。在QB1节点被保持在充电电平的时段期间使第一浮置防止TFTxa0TH1导通,由此防止第七TFTxa0T7的浮置。因此,第一浮置防止TFTxa0TH1将在第二节点N2积聚的泄漏电荷放电到低电位电压VSS的输入端子,由此防止第七TFTxa0T7的劣化。结果,第一浮置防止TFTxa0TH1在QB1节点被保持在充电电平的时段期间防止第七TFTxa0T7的异常导通操作,由此提供稳定的输出。第二浮置防止TFTxa0TH2基于QB2节点的电压接通或切断第二节点N2与低电位电压VSS的输入端子之间的电流通路。第二浮置防止TFTxa0TH2的栅极连接到QB2节点,第二浮置防止TFTxa0TH2的漏极连接到第二节点N2,而第二浮置防止TFTxa0TH2的源极连接到低电位电压VSS的输入端子。在QB2节点被保持在充电电平的时段期间使第二浮置防止TFTxa0TH2导通,由此防止第十五TFTxa0T15的浮置。因此,第二浮置防止TFTxa0TH2将在第二节点N2积聚的泄漏电荷放电到低电位电压VSS的输入端子,由此防止第十五TFTxa0T15的劣化。结果,第二浮置防止TFTxa0TH2在QB2节点被保持在充电电平的时段期间防止第十五TFTxa0T15的异常导通操作,由此提供稳定的输出。输出单元50包括生成第一扫描脉冲Vout(k1)的第一输出单元和生成第二扫描脉冲Vout(k2)的第二输出单元。第一输出单元包括:第一上拉TFTxa0TU1,其基于Q1节点的电压而导通并将第一输出节点NO1充电至选通移位时钟CLKxa0A;1-1下拉TFTxa0TD11,其基于QB1节点的电压而导通并将第一输出节点NO1放电至低电位电压VSS;以及1-2下拉TFTTD12,其基于QB2节点的电压而导通并将第一输出节点NO1放电至低电位电压VSS。第一上拉TFTxa0TU1由于Q1节点的自举(bootstrap)而导通,由此将第一输出节点NO1充电至选通移位时钟CLKxa0A并使第一扫描脉冲Vout(k1)上升。第一上拉TFTxa0TU1的栅极连接到Q1节点,第一上拉TFTxa0TU1的漏极连接到选通移位时钟CLKA的输入端子,而第一上拉TFTxa0TU1的源极连接到第一输出节点NO1。1-1下拉TFTTD11和1-2下拉TFTxa0TD12分别基于QB1节点和QB2节点的电压将第一输出节点NO1放电至低电位电压VSS,使得第一扫描脉冲Vout(k1)保持在下降状态。1-1下拉TFTxa0TD11的栅极连接到QB1节点,1-1下拉TFTxa0TD11的漏极连接到第一输出节点NO1,而1-1下拉TFTxa0TD11的源极连接到低电位电压VSS的输入端子。1-2下拉TFTTD12的栅极连接到QB2节点,1-2下拉TFTxa0TD12的漏极连接到第一输出节点NO1,而1-2下拉TFTxa0TD12的源极连接到低电位电压VSS的输入端子。通过第一输出通道CH1将第一扫描脉冲Vout(k1)提供至相对应的扫描线。此外,将第一扫描脉冲Vout(k1)提供至第(k-2)级STG(k-2)的第四输入端子VNT2以及第(k+1)级STG(k+1)的第二输入端子VST2,以用作进位信号。第二输出单元包括:第二上拉TFTxa0TU2,其基于Q2节点的电压而导通并将第二输出节点NO2充电至选通移位时钟CLKxa0B;2-1下拉TFTxa0TD21,其基于QB1节点的电压而导通并将第二输出节点NO2放电至低电位电压VSS;以及2-2下拉TFTTD22,其基于QB2节点的电压而导通并将第二输出节点NO2放电至低电位电压VSS。第二上拉TFTxa0TU2由于Q2节点的自举而导通,由此将第二输出节点NO2充电至选通移位时钟CLKxa0B并使第二扫描脉冲Vout(k2)上升。第二上拉TFTxa0TU2的栅极连接到Q2节点,第二上拉TFTxa0TU2的漏极连接到选通移位时钟CLKxa0B的输入端子,而第二上拉TFTxa0TU2的源极连接到第二输出节点NO2。2-1下拉TFTxa0TD21和2-2下拉TFTxa0TD22分别基于QB1节点和QB2节点的电压将第二输出节点NO2放电至低电位电压VSS,使得第二扫描脉冲Vout(k2)保持为下降状态。2-1下拉TFTxa0TD21的栅极连接到QB1节点,2-1下拉TFTxa0TD21的漏极连接到第二输出节点NO2,而2-1下拉TFTxa0TD21的源极连接到低电位电压VSS的输入端子。2-2下拉TFTxa0TD22的栅极连接到QB2节点,2-2下拉TFTxa0TD22的漏极连接到第二输出节点NO2,而2-2下拉TFTxa0TD22的源极连接到低电位电压VSS的输入端子。通过第二输出通道CH2将第二扫描脉冲Vout(k2)提供至相对应的扫描线。此外,将第二扫描脉冲Vout(k2)提供至第(k-1)级STG(k-1)的第三输入端子VNT1以及第(k+2)级STG(k+2)的第一输入端子VST1,以用作进位信号。图3例示前向移位操作期间的第k级的输入信号和输出信号。参照图2和图3顺序地描述第k级的前向移位操作。如图2和图3所示,在前向移位模式中,生成前向选通开始脉冲(未示出),并且6相位选通移位时钟CLK1至CLK6被生成为按照从第一选通移位时钟CLK1至第六选通移位时钟CLK6的顺序依次延迟的周期时钟。在前向移位模式中,输入与选通高电压VGH相同电平的前向驱动电压VDD_F,并且输入与选通低电压VGL相同电平的反向驱动电压VDD_R。在前向移位模式中,假设输入到第k级STG(k)的选通移位时钟CLKxa0A和CLKxa0B分别是选通移位时钟CLK1和CLK2。首先,在前向移位模式中,描述奇数帧期间的第k级STG(k)的操作。奇数帧可以包括被设置在多个奇数编号的位置中的每一个中的帧以及包含多个相邻帧并被设置在奇数编号的位置中的帧组。在奇数帧期间,输入与选通高电压VGH相同电平的奇数AC驱动电压VDD_O,并且输入与选通低电压VGL相同电平的偶数AC驱动电压VDD_E。此外,QB2节点持续保持在选通低电压VGL的电平。因此,栅极连接到QB2节点的TFTxa0T1、T10、TD12和TD22持续保持为截止状态(即,暂停驱动状态)。在图3中,“VQ1”表示Q1节点的电压,“VQ2”表示Q2节点的电压,“VQB1”表示QB1节点的电压,而“VQB2”表示QB2节点的电压。在时段T1和T2期间,通过第一输入端子VST1输入第(k-2)级STG(k-2)的第二进位信号Vout(k-2)2,作为开始信号。响应于该开始信号,使第一前向TFTxa0TF1和第三前向TFTxa0TF3导通。结果,Q1节点被充电至选通高电压VGH,并且QB1节点被放电为选通低电压VGL。在时段T2和T3期间,通过第二输入端子VST2输入第(k-1)级STG(k-1)的第一进位信号Vout(k-1)1,作为开始信号。响应于该开始信号,使第二前向TFTxa0TF2导通。结果,Q2节点被充电为选通高电压VGH。在时段T3和T4期间,第一选通移位时钟CLK1被施加到第一上拉TFTxa0TU1的漏极。Q1节点的电压由于第一上拉TFTxa0TU1的栅极与漏极之间的寄生电容而自举并且增加到高于选通高电压VGH的电压电平VGH′,由此使得第一上拉TFTxa0TU1导通。因而,在时段T3和T4期间,第一输出节点NO1的电压增加到选通高电压VGH并使第一扫描脉冲Vout(k1)上升。在时段T4和T5期间,第二选通移位时钟CLK2被施加到第二上拉TFTxa0TU2的漏极。Q2节点的电压由于第二上拉TFTxa0TU2的栅极与漏极之间的寄生电容而自举并且增加到高于选通高电压VGH的电压电平VGH′,由此使得第二上拉TFTxa0TU2导通。因而,在时段T4和T5期间,第二输出节点NO2的电压增加到选通高电压VGH并且使第二扫描脉冲Vout(k2)上升。在时段T5期间,通过第三输入端子VNT1输入第(k+1)级STG(k+1)的第二进位信号Vout(k+1)2,作为重置信号。响应于该重置信号使第一反向TFTxa0TR1导通。结果,Q1节点被放电为选通低电压VGL。第一上拉TFTxa0TU1由于Q1节点的放电而截止。即使第四TFTxa0T4由于Q1节点的放电而截止,QB1节点由于第八TFTxa0T8的导通操作而保持为选通低电压VGL。在时段T5期间,第一扫描脉冲Vout(k1)下降为选通低电压VGL。在时段T6期间,通过第四输入端子VNT2输入第(k+2)级STG(k+2)的第一进位信号Vout(k+2)1,作为重置信号。响应于该重置信号使第二反向TFTxa0TR2导通。结果,Q2节点被放电为选通低电压VGL。第二上拉TFTxa0TU2由于Q2节点的放电而截止。因为第八TFTxa0T8由于Q2节点的放电而截止,所以QB1节点被充电为与通过第六TFTxa0T6施加的选通高电压VGH相同电平的奇数AC驱动电压VDD_O。第一下拉TFTxa0TD11和第二下拉TFTxa0TD21由于QB1节点的充电而导通。因此,第一输出节点NO1的电压降低至选通低电压VGL并保持第一扫描脉冲Vout(k1)为下降状态。第二输出节点NO2的电压降低至选通低电压VGL并使第二扫描脉冲Vout(k2)下降。此外,第一浮置防止TFTxa0TH1由于QB1节点的充电而导通,并且第一浮置防止TFTxa0TH1持续对第二节点N2施加选通低电压VGL,由此防止第七TFTxa0T7的劣化和异常操作。接着,在前向移位模式中,描述偶数帧期间的第k级STG(k)的操作。偶数帧可以包括被设置在多个偶数编号的位置中的每一个中的帧以及包含多个相邻帧并被设置在偶数编号的位置中的帧组。在偶数帧期间,输入与选通高电压VGH相同电平的偶数AC驱动电压VDD_E,并且输入与选通低电压VGL相同电平的奇数AC驱动电压VDD_O。此外,QB1节点持续保持在选通低电压VGL的电平。因此,栅极连接到QB1节点的TFTxa0T2、T9、TD11和TD21持续保持为截止状态(即,暂停驱动状态)。在第一扫描脉冲Vout(k1)和第二扫描脉冲Vout(k2)的生成定时中,除了在偶数帧期间通过QB2节点来控制第一输出节点NO1和第二输出节点NO2的电压并且第二浮置防止TFTxa0TH2工作之外,偶数帧期间的第k级STG(k)的操作与奇数帧期间的第k级STG(k)的操作大致相同,因而,省略对于偶数帧期间第k级STG(k)的操作的详细描述。图4例示反向移位操作期间的第k级的输入信号和输出信号。参照图2和图4顺序地描述第k级的反向移位操作。如图2和图4所示,在反向移位模式中,生成反向选通开始脉冲(未示出),并且6相位选通移位时钟CLK1至CLK6被生成为按照从第六选通移位时钟CLK6至第一选通移位时钟CLK1的顺序依次延迟的周期时钟。在反向移位模式中,输入与选通高电压VGH相同电平的反向驱动电压VDD_R,并且输入与选通低电压VGL相同电平的前向驱动电压VDD_F。在反向移位模式中,假设输入到第k级STG(k)的选通移位时钟CLKxa0A和CLKxa0B分别是选通移位时钟CLK5和CLK6。首先,在反向移位模式中,描述奇数帧期间的第k级STG(k)的操作。奇数帧可以包括被设置在多个奇数编号的位置中的每一个中的帧以及包含多个相邻帧并被设置在奇数编号的位置中的帧组。在奇数帧期间,输入与选通高电压VGH相同电平的奇数AC驱动电压VDD_O,并且输入与选通低电压VGL相同电平的偶数AC驱动电压VDD_E。此外,QB2节点持续保持在选通低电压VGL的电平。因此,栅极连接到QB2节点的TFTxa0T1、T10、TD12和TD22持续保持为截止状态(即,暂停驱动状态)。在图3中,“VQ1”表示Q1节点的电压,“VQ2”表示Q2节点的电压,“VQB1”表示QB1节点的电压,而“VQB2”表示QB2节点的电压。在时段T1和T2期间,通过第四输入端子VNT2输入第(k+2)级STG(k+2)的第一进位信号Vout(k+2)1,作为开始信号。响应于该开始信号,使第二反向TFTxa0TR2和第三反向TFTxa0TR3导通。结果,Q2节点被充电为选通高电压VGH,并且QB1节点被放电为选通低电压VGL。在时段T2和T3期间,通过第三输入端子VNT1输入第(k+1)级STG(k+1)的第二进位信号Vout(k+1)2,作为开始信号。响应于该开始信号使第一反向TFTxa0TR1导通。结果,Q1节点被充电为选通高电压VGH。在时段T3和T4期间,第六选通移位时钟CLK6被施加到第二上拉TFTxa0TU2的漏极。Q2节点的电压由于第二上拉TFTxa0TU2的栅极与漏极之间的寄生电容而自举并且增加为高于选通高电压VGH的电压电平VGH′,由此使得第二上拉TFTxa0TU2导通。因而,在时段T3和T4期间,第二输出节点NO2的电压增加为选通高电压VGH并且使第二扫描脉冲Vout(k2)上升。在时段T4和T5期间,第五选通移位时钟CLK5被施加到第一上拉TFTxa0TU1的漏极。Q1节点的电压由于第一上拉TFTxa0TU1的栅极与漏极之间的寄生电容而自举并且增加为高于选通高电压VGH的电压电平VGH′,由此使得第一上拉TFTxa0TU1导通。因而,在时段T4和T5期间,第一输出节点NO1的电压增加为选通高电压VGH并且使第一扫描脉冲Vout(k1)上升。在时段T5期间,通过第二输入端子VST2输入第(k-1)级STG(k-1)的第一进位信号Vout(k-1)1,作为重置信号。响应于该重置信号使第二正向TFTxa0TF2导通。结果,Q2节点被放电为选通低电压VGL。第二上拉TFTxa0TU2由于Q2节点的放电而截止。在时段T5期间,QB1节点由于第四TFTxa0T4的导通操作而保持为选通低电压VGL,并且第二扫描脉冲Vout(k2)下降为选通低电压VGL。在时段T6期间,通过第一输入端子VST1输入第(k-2)级STG(k-2)的第二进位信号Vout(k-2)2,作为重置信号。响应于该重置信号使第一前向TFTxa0TF1导通。结果,Q1节点被放电为选通低电压VGL。第一上拉TFTxa0TU1由于Q1节点的放电而截止。因为第四TFTxa0T4由于Q1节点的放电而截止,所以QB1节点被充电为与通过第六TFTxa0T6施加的选通高电压VGH相同电平的奇数AC驱动电压VDD_O。第一下拉TFTxa0TD11和第二下拉TFTxa0TD21由于QB1节点的充电而导通。因此,第二输出节点NO2的电压降低为选通低电压VGL并保持第二扫描脉冲Vout(k2)为下降状态。第一输出节点NO1的电压降低为选通低电压VGL并使第一扫描脉冲Vout(k1)下降。此外,第一浮置防止TFTxa0TH1由于QB1节点的充电而导通,并且第一浮置防止TFTxa0TH1持续对第二节点N2施加选通低电压VGL,由此防止第七TFTxa0T7的劣化和异常操作。接着,在反向移位模式中,描述偶数帧期间的第k级STG(k)的操作。偶数帧可以包括被设置在多个偶数编号的位置中的每一个中的帧以及包含多个相邻帧并被设置在偶数编号的位置中的帧组。在偶数帧期间,输入与选通高电压VGH相同电平的偶数AC驱动电压VDD_E,并且输入与选通低电压VGL相同电平的奇数AC驱动电压VDD_O。此外,QB1节点持续保持在选通低电压VGL的电平。因此,栅极连接到QB1节点的TFTxa0T2、T9、TD11和TD21持续保持为截止状态(即,暂停驱动状态)。在第一扫描脉冲Vout(k1)和第二扫描脉冲Vout(k2)的生成定时中,除了在偶数帧期间通过QB2节点来控制第一输出节点NO1和第二输出节点NO2的电压并且第二浮置防止TFTxa0TH2工作之外,偶数帧期间的第k级STG(k)的操作与奇数帧期间的第k级STG(k)的操作大致相同,因而,省略对于偶数帧期间第k级STG(k)的操作的详细描述。图5例示将图2所示的第二节点的电压保持为选通低电压的仿真结果。如图2和图5所示,在QB1节点或QB2节点保持为选通高电压VGH的时段期间,通过浮置防止单元40将第二节点N2的电压VN2稳定地保持为选通低电压VGL。结果,因为栅偏压应力被稍微施加于连接到第二节点N2并使QB1节点或QB2节点放电的放电TFTxa0T7和T15,所以放电TFTxa0T7和T15的劣化速度变慢。此外,因为防止了放电TFTxa0T7和T15的异常导通操作,所以放电TFTxa0T7和T15的扫描脉冲被稳定地输出。图6例示第k级的另一示例性电路结构。图7例示将图6所示的第二节点的电压保持为选通低电压的仿真结果。图6所示的第k级STG(k)还包括劣化防止强化单元60,这不同于图2所示的第k级STG(k)。劣化防止强化单元60包括第一强化TFTxa0TS1和第二强化TFTxa0TS2。第一强化TFTxa0TS1基于第一输出节点NO1的电压接通或切断第二节点N2与低电位电压VSS的输入端子之间的电流通路。第一强化TFTxa0TS1的栅极连接到第一输出节点NO1,第一强化TFTxa0TS1的漏极连接到第二节点N2,而第一强化TFTxa0TS1的源极连接到低电位电压VSS的输入端子。在QB1节点保持为选通高电压VGH的时段之前,从当扫描脉冲Vout(k1)/Vout(k2)上升为选通高电压VGH的时刻起,第一强化TFTxa0TS1导通,由此防止第七TFTxa0T7的浮置。因此,第一强化TFTxa0TS1将在第二节点N2处积聚的泄漏电荷放电至低电位电压VSS的输入端子。第二强化TFTxa0TS2基于第二输出节点NO2的电压接通或切断第二节点N2与低电位电压VSS的输入端子之间的电流通路。第二强化TFTxa0TS2的栅极连接到第二输出节点NO2,第二强化TFTxa0TS2的漏极连接到第二节点N2,而第二强化TFTxa0TS2的源极连接到低电位电压VSS的输入端子。在QB2节点保持为选通高电压VGH的时段之前,从当扫描脉冲Vout(k1)/Vout(k2)上升为选通高电压VGH的时刻起,第二强化TFTxa0TS2导通,由此防止第十五TFTxa0T15的浮置。因此,第二强化TFTxa0TS2将在第二节点N2处积聚的泄漏电荷放电至低电位电压VSS的输入端子。如图7所示,由于劣化防止强化单元60的操作,第二节点N2的电压VN2下降为选通低电压VGL的时间早于图2所示的第k级STG(k)的电路中的时间。换言之,劣化防止强化单元60将第二节点N2的电压VN2更长时间地保持为选通低电压VGL。结果,因为栅偏压应力被稍微施加于连接到第二节点N2并使QB1节点或QB2节点放电的放电TFTxa0T7和T15,所以放电TFTxa0T7和T15的劣化速度变慢。图8是示意性例示根据本发明示例性实施方式的显示装置的框图。如图8所示,根据本发明示例性实施方式的显示装置包括显示板100、数据驱动电路、扫描驱动电路和定时控制器110。显示板100包括彼此交叉的数据线和扫描线以及按照矩阵形式设置的多个像素。显示板100可以被实现为液晶显示器(LCD)、有机发光二极管(OLED)显示器和电泳显示器(EPD)中的一种。数据驱动电路包括多个源驱动器集成电路(IC)120。多个源驱动器IC中的每一个从定时控制器110接收数字视频数据RGB。多个源驱动器IC中的每一个响应于从定时控制器110接收的源定时控制信号来将数字视频数据RGB变换为伽马补偿电压并生成数据电压。多个源驱动器IC中的每一个接着将数据电压提供至显示板100的数据线,使得数据电压与扫描脉冲同步。多个源驱动器IC中的每一个可以通过玻上芯片(COG)工艺或TAB(载带自动键合)工艺连接到显示板100的数据线。扫描驱动电路包括电平移位器150以及选通移位寄存器130,电平移位器150连接在定时控制器110与显示板100的扫描线之间。如图9所示,电平移位器150将从定时控制器110接收的6相位选通移位时钟CLK1至CLK6的晶体管-晶体管逻辑(TTL)电平电压电平移位为选通高电压VGH和选通低电压VGL。如上所述,选通移位寄存器130包括多个级,这些级遵照选通移位时钟CLK1至CLK6对选通开始脉冲VST移位并顺序输出进位信号Cout和扫描脉冲Gout。扫描驱动电路可以通过板内栅极(GIP)工艺直接形成在显示板100的下玻璃基板上,或者可以通过TAB工艺连接在定时控制器110与显示板100的选通线之间。在GIP工艺中,电平移位器150可以安装在印刷电路板(PCB)140上,并且选通移位寄存器130可以安装在显示板100的下玻璃基板上。定时控制器110通过诸如低压差分信令(LVDS)接口或最小转换差分信令(TMDS)接口的接口从外部主计算机接收数字视频数据RGB。定时控制器110将从外部主计算机接收的数字视频数据RGB发送到源驱动器ICxa0120。定时控制器110通过LVDS或TMDS接口接收电路从主计算机接收诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和主时钟信号MCLK的定时信号。定时控制器110基于从主计算机接收的定时信号生成用于控制数据驱动电路和扫描驱动电路的操作定时的定时控制信号。该定时控制信号包括用于控制扫描驱动电路的操作定时的扫描定时控制信号以及用于控制源驱动器ICxa0120的操作定时和数据电压的极性的数据定时控制信号。所述扫描定时控制信号包括选通开始脉冲(未示出)、选通移位时钟CLK1至CLK6、选通输出使能信号(未示出)等。该选通开始脉冲包括前向选通开始脉冲和反向选通开始脉冲。该选通开始脉冲被输入到选通移位寄存器130并控制移位开始时间。选通移位时钟CLK1至CLK6通过电平移位器150被电平移位并接着被输入到选通移位寄存器130。选通移位时钟CLK1至CLK6用作对选通开始脉冲进行移位的时钟。选通输出使能信号控制选通移位寄存器130的输出时间。所述数据定时控制信号包括源开始脉冲、源抽样时钟、源输出使能信号和极性控制信号等。源开始脉冲控制源驱动器ICxa0120的移位开始时间。源抽样时钟基于上升沿或下降沿控制源驱动器ICxa0120内部的数据的抽样时间。极性控制信号控制从源驱动器ICxa0120输出的数据电压的极性。如果定时控制器110与源驱动器ICxa0120之间的数据传送接口为小型LVDS接口,则可以省略源开始脉冲和源抽样时钟。如上所述,在根据本发明示例性实施方式的选通移位寄存器和使用该选通移位寄存器的显示装置中,因为浮置防止单元或劣化防止强化单元连接到放电TFT的栅极(该放电TFT连接在选通移位寄存器的各级中的QB1或QB2节点与低电位电压的输入端子之间并响应于移位方向变换信号来操作),防止了放电TFT的浮置和劣化。此外,可以使多级的输出稳定。尽管已经参照实施方式的多个示例性实施方式描述了多个实施方式,但是,应理解的是,本领域技术人员可以设计出落入本发明的原理范围内的许多其它修改和实施方式。更具体地说,在本说明书、附图以及所附权利要求的范围内可以对主体组合装置的组件与/或装置进行各种修改和变型。除了组件与/或装置中的修改和变型之外,另选的用途对于本领域技术人员也是明显的。本申请要求2010年5月7日提交的韩国专利申请No.10-2010-0042967的优先权,就各方面而言,以引证的方式将其并入本文,如同完全在本文中阐述一样。